A LANGE

Requested Patent.

JP56062351

Title:

SEMICONDUCTOR DEVICE FOR MEMORY

Abstracted Patent:

JP56062351

Publication Date:

1981-05-28

Inventor(s):

SANO YUJI; others: 01

Applicant(s):

HITACHI LTD

Application Number:

JP19790137623 19791026

Priority Number(s):

IPC Classification:

H01L25/04; H01L23/28

Equivalents:

ABSTRACT:

PURPOSE:To increase the memory capacity along with a compacter size by bonding a plurality of a semiconductor pellets for memory in paralle with a lead frame empolying a tape carrier.

CONSTITUTION: Projected electrodes 12 and 13 are formed on semiconductor pellets 10 and 11. Copper foils 14 and 15 provided on a tape carrier are fastened on electrodes 12 and 13 with the free end of the copper foils connected to the lead frame 16. The pellets 10 and 11 are solidly molded with a resin as a single package. This molding can reduce a space between the upper and lower pellets thereby making the device compact.

			j
·			

## 09 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭56—62351

⑤Int. Cl.³H 01 L 25/04 23/28 識別記号

庁内整理番号 7638--5F 7738--5F 砂公開 昭和56年(1981)5月28日

発明の数 1 審査請求 未請求

(全 3 頁)

### **ジ**メモリ用半導体装置

②特 願 昭54-137623

②出 願 昭54(1979)10月26日

@発 明 者 佐野雄治

小平市上水本町1450番地株式会 社日立製作所武蔵工場内 ⑫発 明 者 村上元

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

砂出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

10代 理 人 弁理士 薄田利幸

#### . . .

# 発明の名称 メモリ用半導体装置 特許請求の集団

- 1. 複数値のメモリ用半導体ペレットを上下方向 に配置すると共に、これら各ペレットをテープキャリアを用いて単一のリードフレームに並列状態 にポンディングし、更に一体的にモールドしてペッケーツを形成したことを得象とするメモリ用半導体装置。
- 8. 各単導体ペレットを同一方向に向けてポンディングしてなる特許数字の範囲第1項記載のメモリ用半導体装置。
- 8. 各半導体ペレットを質反する方向に向けてポンディングしてなる等許請求の親居第1項記載のメモリ用半導体装置。
- 4 各半導体ペレットを正に接着してなる特許額 水の範囲第8項記載のメモリ用半導体蒸散。 発明の評価な説明

本発明はメモリ用学導体装置に関し、特に大事 会のメモリ用学導体装置に関するものである。 使来のメモリ用半導体模型では、そのメモリ客量はペッケージ内の半導体ペレットだよって表定されるため、メモリ客量を増大するためには半導体ペレット自体を変更しなければならない。このため、半導体模型としては積々の容量の半導体ペレットを設計、製造しておく必要があるが、需要数が少ない場合には半導体ペレットの単微性めて製造になり、実用的ではない。

LAMA

このため、従来ではメモリ等量の小さい半導体 疾症を複数個用いてメモリ等量の大きな一つの半 導体保護を構成するようにした所聞ビギーペック 法(PIGQY BACK)が接張され、実用化され ている。とのビャーパック法は、底1個に示すよ うに、数に所定のメモリ容量(例えば16Kビット) として形成された半導体ペレット1。8を失々パ ッケージした複数値(3個)のメモリ用半導体装 埋る。6を、上下方向に重ねた上で各々のリード フレームる。6の相対するリードを失々半田束い はスポット等要等によって委択し、これを一つの メモリ用半導体装置として構成する方法である。

**(2)** 

この方法によれば、標底された半導体無理は過鏡 された各学名体展点の部和のメモリ容量となり、 何えば前途のように 18 ビビットのものを3個級 柔した場合には 88 Kビットの容量となり、低め て簡単に大きなメモリ客量の牛毛体機能を得るこ とができる。

- 1700

しかしながら、このように構成された半導体機 載では、何えば無1歳に示したように3歳の半年 体装置を, 6を重ねたものでは、基底すべの実施 に要する高さ寸法A。は単一の典定の3倍の寸法 となっているために実装占有スペースが大となり、 小道化の障害になるという問題がある。また、こ のように半導体機能を重ねると、比較的に仮面機 の大きなベッケージの上下面が相互に要放してし まりためにバッケーツの放動効果が低下され、袋 量の信頼性の低下を抱くという問題も生じている。

したがって本発明の目的は、メモリ書堂の増大 を贈ると共に復建のコンパタト化を達成し、かつ 放業性を向上してその信頼性を高めることができ るメモリ用牛導体機能を提供することにある。

**(2)** 

しておらず、各ペレット10,11は網龍14, 18の解性によって實吊り枚単でリードフレーム 18尺支持する。また、各ペレット10,11尺 接続した網络16,15は、ペレット10,11 の夫々対応する電価に接続したものが尚一のイン ナーリード17に表鏡することは言うまでもない。 しかる後に、以上の構成のペレット10,11年 は何えばトランスファモールド後によってレジン 18にて一体的にモールドし、これを単一のペッ ケージとして形成するのである。

以上の構成によれば、ペレット10,11は病 推16.18及びリードフレーム16を通して並 列的に接続しているのでピヤーパック佐により接 続されていることになり、美量全体としては各ペ レット10,11の各メモリ吾童の和K相当する 容量のメモリ金となり、メモリ金の増大を達成で きる。これに加えて、ペレット10,11を一体 的にモールドしているので、毎1回の従来例に比 収して興ペレットの上下間輪寸法を小さくでき、 これにより疾症の高さ寸失人。を小さくして疾疾

持衛昭56~ 62351(2)

この目的を追求するために本発明は、その他の ノモリ用半串体ペレットを上下方向に記載すると 共に、これら各ペレットをテープキャリアを用い て早一のサードフレームに並列状態にメンディン グレ、夏に一体的にモールドしてペッケージを澎 成したことを特徴とするものである。

以下、本発病を設置に示す実施例に基づいて観 男する。

第8間は本発明の一発度例を示しており、所定 のメモリ容金を有する電子として形成した3個の 半導体ペレット10と11は、奥超電艦18.18 を有するペレットとして形成し、この奥路電極 18.18には何之ば使未から使用されている? ープキャリアに設けられている物帯16.18の 一畑セフェースポンディングしている。せして、 曽紀各ペレット10,11七月一方向に同けて上 下に離婚配置すると共化、夫々に養成した網箱 16,18の他感をリードフレーム18のインナ ーリード17の上下値に大々装装している。 首配 リードフレーム18はペレット過増用のメブセ有

(4)

に受する占有スペースを伝統することができる。 更に、この構成では下側のペレット11に生ずる 無は一体化したレジンモールドを通して上側のペ レット10の熱と何様にパッケージの上面から 幼 本よく放散できるので、放棄効果を大きくでき、 これによりペレット10.11の通無を妨止し、 袋屋の信頼性を高めることができる。

なお、この構成ではテープキャリアを使用して ペレットのポンディングを行なっているので、値 量の自動威立を容易に行なうことができ、作成工 数の低減を置ることもできる。

終8間は他の実施例を示しており、 脳中部8級 に相続する部分には同一符号を付している。との 実施例で骨敷とする点は、鉤ペレット10。11′ を夏に骨反する方向に向けた上で、夫々を網循 16、15によりリードフレーム18にポンディ ングした点にある。この場合、何ペレット10, 11/に密度を与えるために同ペレットを結婚者 19を介して装着すればよい。

本実施例では、前例と同様の効果に加えて、過

ペレット 10、 1 1/以に上下降無を載ける必要が ないから、繊維の高さ寸後人。を更に伝承できる という効果がある。低し、本実施例ではペレット 11/に形成されているメモリ自動が、ペレットを 英向きにしてもその萎促が変わることがないよう な、例えば左右対称の国際構成のペレットにのみ 有効である。

ここで、本典政例ではペレットを多個使用した ものについて述べたが、場合によってはる個似上 のペレットにて構成することも可能である。

以上説明したように本発明のメモリ用学等体験 世によれば、長存のペレットを使用して大容量の メモリ用半導体装備を構成できるのはもとより。 その高さ寸法の低級を辿って突破占有スペースを 小さくすると共に、その放験性を向上して装置の 信頼性を高めるととができしかも最立の自動化及 び作業工数の価値を超ることができる等の大なる 効果を養するのである。

#### 回答の簡単な説明

第1回は従来のメモリ用牛導体装置の新額値。


(1)

特開報56- 62351(3) 戚多回は本発明のメモリ用学将体機能の新函数。 第8間は他の実践例の新聞図である。

10, 11, 11'…ペレット、18, 18…奥 出電艦、1/4, 15…病艦、16…リードフレー 4. 18-V9>4-NF

(8)





THIS PAGE PLAN! (USPTO)